logo
  • 教程列表
  • SO官方文檔
  • 綜合與模擬不匹配
    • 對照
    • 靈敏度列表
  1. StackOverflow 文件
  2. verilog 教程
  3. 綜合與模擬不匹配
  4. 靈敏度列表

靈敏度列表

Created: November-22, 2018

wire a;
wire b;
reg q;
    
always @(a) // b missing from sensativity list
 q = a & b; // In simulation q will change only when a changes

在硬體中,只要 a 或 b 發生變化,q 就會發生變化。

  • 對照

Copyright © 2018. All right reserved

tastones.com 备案号:鲁ICP备18045372号-1

  • 關於本站
  • 免責聲明