logo
  • 教程列表
  • SO官方文档
  • 综合与模拟不匹配
    • 对照
    • 灵敏度列表
  1. StackOverflow 文档
  2. verilog 教程
  3. 综合与模拟不匹配
  4. 灵敏度列表

灵敏度列表

Created: November-22, 2018

wire a;
wire b;
reg q;
    
always @(a) // b missing from sensativity list
 q = a & b; // In simulation q will change only when a changes

在硬件中,只要 a 或 b 发生变化,q 就会发生变化。

  • 对照

Copyright © 2018. All right reserved

tastones.com 备案号:鲁ICP备18045372号-1

  • 关于我们
  • 免责声明